verilog 实现 8位超前进位加法器
2016-08-23
0 0 0
4.0 分
其他
如何获取积分?
资源描述
资源描述
用verilog实现的8位超前进位加法器,解压缩打开是word文档,源代码在文档里面,在modelsim已验证verilog
实现
加法器
超前
进位
相关源码推荐
AXI主机从机功能模型
0
0
暂无评分
axi从机转fifo代码
0
0
暂无评分
基于ahb的DMA控制器
0
0
暂无评分
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
暂无评论