在FPGA上实现的定码长3/4码率LDPC码编译码器
2016-08-23
9 0 0
暂无评分
其他
如何获取积分?
本编译码器,为码长在信息位为288码长,码率为3/4的短码LDPC编译码器,目前为最出版串行编译码,资源占比小,模块化,可扩展为半并行,缩短延时,LDPC矩阵可根据需要定制变更,测试平台文件在文件夹中的simulation中。
fpga
ldpc
译码器
上实
相关源码推荐
ldpc码的verilog实现
0
0
暂无评分
最小和译码
0
0
暂无评分
matlab
0
0
暂无评分
matlab实现LDPC码
0
0
暂无评分
LDPC码的FPGA设计
0
0
暂无评分
暂无评论